- حلبة الأفعى الكاملة:
- البناء الكامل لدائرة الأفعى:
- دوائر الأفعى المتتالية
- عرض عملي للدائرة الكاملة:
- المكونات المستخدمة-
في البرنامج التعليمي السابق لبناء نصف الدائرة ، رأينا كيف يستخدم الكمبيوتر أرقامًا ثنائية بت واحد 0 و 1 للإضافة وإنشاء SUM وتنفيذ. اليوم سوف نتعرف على بناء Full-Adder Circuit.
فيما يلي فكرة موجزة عن الإضافات الثنائية. هناك نوعان من الأفعى: نصف الأفعى والأفعى الكامل. في نصف الأفعى ، يمكننا إضافة أرقام ثنائية 2 بت ولكن لا يمكننا إضافة بت في نصف الأفعى جنبًا إلى جنب مع الرقمين الثنائيين. ولكن في Full Adder Circuit ، يمكننا إضافة القليل من الحمل مع الرقمين الثنائيين. يمكننا أيضًا إضافة عدة أرقام ثنائية بتتالي دوائر الأفعى الكاملة التي سنراها لاحقًا في هذا البرنامج التعليمي. نستخدم أيضًا IC 74LS283N لإثبات دارة Full Adder عمليًا.
حلبة الأفعى الكاملة:
لذلك نحن نعلم أن دارة نصف الأفعى لها عيب كبير وهو أنه ليس لدينا مجال لتوفير جزء "حمل" للإضافة. في حالة إنشاء الأفعى الكامل ، يمكننا بالفعل إجراء إدخال في الدائرة ويمكننا إضافته مع مدخلين آخرين A و B. لذلك ، في حالة Full Adder Circuit ، لدينا ثلاثة مدخلات A و B و Carry In و نحن سوف تحصل على الإخراج النهائي SUM وتنفيذ. لذلك ، A + B + حمل = SUM و CARRY OUT.
وفقًا للرياضيات ، إذا أضفنا نصفين ، فسنحصل على العدد الكامل ، ويحدث نفس الشيء هنا في بناء دائرة الأفعى الكاملة. نضيف دائرتين نصفيتين مع إضافة إضافية لبوابة OR ونحصل على دائرة كاملة كاملة.
البناء الكامل لدائرة الأفعى:
دعونا نرى مخطط الكتلة ،
دائرة الأفعى الكاملةيظهر البناء في مخطط الكتلة أعلاه ، حيث تمت إضافة دائرتين نصفيتين مع بوابة OR. تقع دائرة نصف الأفعى الأولى على الجانب الأيسر ، ونعطي مدخلين ثنائيين بت واحد A و B. كما رأينا في البرنامج التعليمي نصف الأفعى السابق ، ستنتج ناتجين ، SUM وتنفيذ. يتم توفير ناتج SUM الخاص بدائرة الأفعى النصف الأول بشكل إضافي لمدخلات الدائرة النصفية الثانية. قدمنا بتة الحمل عبر الإدخال الآخر لدائرة ترتيب النصف الثاني. مرة أخرى سيوفر SUM out and Carry out bit. ناتج SUM هذا هو الإخراج النهائي لدائرة الأفعى الكاملة. من ناحية أخرى ، يتم توفير دارة تنفيذ النصف الأول من دارة adder وحمل دائرة adder الثانية في البوابة المنطقية OR. بعد منطق OR لمخرجين Carry ، نحصل على التنفيذ النهائي لدائرة adder الكاملة.
يمثل التنفيذ النهائي أهم بت أو MSB.
إذا نظرنا إلى الدائرة الفعلية داخل الأفعى كامل، وسوف نرى اثنين من الأفاعي نصف باستخدام XOR البوابة و والبوابة مع مبلغ إضافي أو البوابة.
في الصورة أعلاه ، بدلاً من الرسم التخطيطي للكتل ، يتم عرض الرموز الفعلية. في البرنامج التعليمي السابق نصف الأفعى ، رأينا جدول الحقيقة لبوابتين منطقيتين بهما خياران للإدخال ، XOR و AND gates. هنا تضاف بوابة إضافية في الدائرة ، أو بوابة.
يمكنك معرفة المزيد عن بوابات المنطق هنا.
جدول الحقيقة لدائرة الأفعى الكاملة:
نظرًا لأن دائرة الأفعى الكاملة تتعامل مع ثلاثة مدخلات ، فقد تم تحديث جدول الحقيقة أيضًا بثلاثة أعمدة إدخال وعمودي إخراج.
|
تحمل في |
المدخلات أ |
المدخلات ب |
مجموع |
تنفيذ |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
يمكننا أيضًا التعبير عن بناء دائرة الأفعى الكامل في التعبير المنطقي.
بالنسبة لحالة SUM ، نحن أولاً XOR المدخلات A و B ثم نكرر XOR الناتج مع Carry in. لذا ، المجموع هو (A XOR B) XOR C.
يمكننا أيضًا التعبير عنها بـ (A ⊕ B) ⊕ Carry in.
الآن ، بالنسبة للتنفيذ ، هو A و B أو يحمل في (A XOR B) ، والذي يتم تمثيله أيضًا بواسطة AB + (A ⊕ B).
دوائر الأفعى المتتالية
اعتبارًا من الآن ، وصفنا إنشاء دائرة أفتار أحادية بت بوابات منطقية. ولكن ماذا لو أردنا إضافة أكثر من رقم واحد؟
هذه هي ميزة دائرة الأفعى الكاملة. يمكننا تسلسل دوائر جامع كاملة مفردة بتات واحدة ويمكننا إضافة رقمين ثنائيين متعددين. يسمى هذا النوع من دارات الأفعى الكاملة المتتالية بدائرة Ripple Carry Adder.
في حالة حلبة Ripple Carry Adder ، فإن تنفيذ كل أفعى كامل هو Carry في دائرة الأفعى التالية الأكثر أهمية. نظرًا لأن Carry bit تنتقل إلى المرحلة التالية ، فإنها تسمى دائرة Ripple Carry Adder. تموج بتة الحمل من اليسار إلى اليمين (LSB إلى MSB).
في مخطط الكتلة أعلاه ، نضيف رقمين ثنائيين من ثلاثة بتات. يمكننا أن نرى ثلاث دوائر كاملة متتالية معًا. تنتج دوائر الأفعى الكاملة الثلاث هذه النتيجة النهائية SUM ، والتي يتم إنتاجها من خلال هذه المخرجات الثلاثة من ثلاث دوائر نصف منفصلة. يتم توصيل Carry out مباشرة بدائرة الأفعى المهمة التالية. بعد دائرة الأفعى النهائية ، قم بتنفيذ بتة التنفيذ النهائية.
هذا النوع من الدوائر له أيضًا قيود. سينتج تأخير غير مرغوب فيه عندما نحاول إضافة أعداد كبيرة. يسمى هذا التأخير باسم تأخير الانتشار. أثناء إضافة رقمين 32 بت أو 64 بت ، انتظر بت "التنفيذ" وهو الناتج النهائي MSB ، التغييرات في البوابات المنطقية السابقة.
للتغلب على هذا الموقف ، مطلوب سرعة عالية للغاية على مدار الساعة. ومع ذلك ، يمكن حل هذه المشكلة باستخدام دارة الأفعى الثنائية المحمولة التي تنظر إلى الأمام حيث يتم استخدام الأفعى المتوازي لإنتاج بت حمل من المدخلات A و B.
عرض عملي للدائرة الكاملة:
سنستخدم شريحة منطق الأعلاف الكاملة ونضيف أرقامًا ثنائية 4 بت باستخدامها. سوف نستخدم دارة adder الثنائية TTL 4 بت باستخدام IC 74LS283N.
المكونات المستخدمة-
- 4pin مفاتيح تراجع 2 قطعة
- 4 قطع المصابيح الحمراء
- 1 قطعة LED أخضر
- 8 قطع 4.7 كيلو مقاومات
- 74LS283N
- 5 قطعة مقاومات 1 كيلو
- اللوح
- توصيل الأسلاك
- محول 5V
في الصورة أعلاه 74LS283N هو shown.74LS283N هو على 4bit الأفعى الكامل رقاقة TTL مع ميزة المقبلة تحمل نظرة. يظهر مخطط الدبوس في التخطيط أدناه.
السن 16 والرقم 8 هو VCC والأرضي على التوالي ، والرقم 5 و 3 و 14 و 12 هو أول رقم 4 بت (P) حيث يكون Pin 5 هو MSB والطرف 12 هو LSB. من ناحية أخرى ، يعتبر Pin 6 و 2 و 15 و 11 هو الرقم الثاني المكون من 4 بتات حيث يكون Pin 6 هو MSB والطرف 11 هو LSB. الدبوس 4 و 1 و 13 و 10 هي إخراج SUM. السن 4 هو MSB والطرف 10 هو LSB عندما لا يكون هناك تنفيذ.
تُستخدم مقاومات 4.7k في جميع أطراف الإدخال لتوفير منطق 0 عندما يكون مفتاح DIP في حالة إيقاف التشغيل. بسبب المقاوم ، يمكننا التبديل من المنطق 1 (بت ثنائي 1) إلى المنطق 0 (بت ثنائي 0) بسهولة. نحن نستخدم مصدر طاقة 5 فولت. عندما تكون مفاتيح DIP قيد التشغيل ، يتم تقصير دبابيس الإدخال بـ 5 فولت ؛ استخدمنا مصابيح LED حمراء لتمثيل بت SUM و Led أخضر لتنفذي بت.
تحقق أيضًا من فيديو العرض التوضيحي أدناه حيث أظهرنا إضافة رقمين ثنائيين 4 بت.