دائرة نصف الأفعى وبنائها

يستخدم الكمبيوتر الأرقام الثنائية 0 و 1. تستخدم دائرة الأفعى هذه الأرقام الثنائية وتحسب الإضافة. A الدائرة الأفعى الثنائية يمكن إجراؤها باستخدام EX-OR و و البوابات. يوفر ناتج الجمع عنصرين ، الأول هو SUM والثاني هو التنفيذ.

عندما نستخدم عملية الجمع الحسابية في رياضيات الأساس 10 ، مثل جمع عددين

نضيف كل عمود من اليمين إلى اليسار ، وإذا كانت الإضافة أكبر من أو تساوي 10 ، فإننا نستخدم عملية النقل. في الإضافة الأولى 6 + 4 هي 10. كتبنا 0 ونحمل 1 إلى العمود التالي. لذلك ، لكل قيمة قيمة مرجحة بناءً على موضع العمود الخاص بها.

في حالة إضافة الرقم الثنائي ، تكون العملية واحدة. بدلاً من الرقمين النهائيين ، يتم استخدام الأرقام الثنائية هنا. في النظام الثنائي ، نحصل على رقمين فقط إما 1 أو 0. يمكن أن يمثل هذان الرقمان SUM أو CARRY أو كليهما. كما هو الحال في نظام الأرقام الثنائية ، 1 هو أكبر رقم ، ونحن فقط ننتج الحمل عندما تكون الإضافة مساوية أو أكبر من 1 + 1 ونتيجة لذلك ، سيتم تمرير بت الحمل فوق العمود التالي للإضافة.

هناك نوعان من الأفعى: نصف الأفعى والأفعى الكامل. في نصف الأفعى ، يمكننا إضافة أرقام ثنائية 2 بت ولكن لا يمكننا إضافة بت في نصف الأفعى جنبًا إلى جنب مع الرقمين الثنائيين. ولكن في Full Adder Circuit ، يمكننا إضافة القليل من الحمل مع الرقمين الثنائيين. يمكننا أيضًا إضافة عدة أرقام ثنائية بتتالي دوائر الأفعى الكاملة. سنركز في هذا البرنامج التعليمي على حلبة Half Adder وفي البرنامج التعليمي التالي سنغطي دائرة الأفعى الكاملة. نستخدم أيضًا بعض الدوائر المتكاملة لإظهار دائرة نصف الأدير عمليًا.

نصف دائرة أدير:

يوجد أدناه مخطط الكتلة الخاص بـ Half-Adder ، والذي يتطلب مدخلين فقط ويوفر ناتجين.

دعونا نرى إمكانية الجمع الثنائي لبتتين ،

1 ش بت أو أرقام	2 ND بت أو أرقام	مجموع <	احمل
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

الرقم الأول ، يمكننا الإشارة إليه بالرمز A والرقم الثاني الذي يمكننا الإشارة إليه بالرمز B ، يتم إضافتهما معًا ويمكننا رؤية نتيجة الجمع وحمل البت. في الصفوف الثلاثة الأولى 0 + 0 أو 0 + 1 أو 1+ 0 ، تكون الإضافة 0 أو 1 ولكن لا توجد بتة حمل ، ولكن في الصف الأخير أضفنا 1 + 1 وهو ينتج جزء حمل من 1 مع النتيجة 0.

لذلك ، إذا رأينا تشغيل دارة الأفعى ، فنحن بحاجة إلى مدخلين فقط وستنتج ناتجين ، أحدهما نتيجة إضافة ، يُشار إليه بالرمز SUM والآخر هو CARRY OUT bit.

بناء نصف الدائرة:

لقد رأينا مخطط الكتلة لدائرة Half Adder أعلاه بمدخلين A و B ومخرجين - Sum ، Carry Out. يمكننا عمل هذه الدائرة باستخدام بوابتين أساسيتين

1. 2-input Exclusive-OR Gate أو Ex-OR Gate
2. 2-المدخلات والبوابة.

2-input Exclusive-OR Gate أو Ex-OR Gate

تُستخدم بوابة Ex-OR لإنتاج بت SUM وتنتج AND Gate بتة الحمل من نفس الإدخال A و B.

هذا هو رمز اثنين من المدخلات EX-OR بوابة. A و B هما المدخلان الثنائيان و SUMOUT هو الناتج النهائي بعد إضافة رقمين.

جدول الحقيقة لبوابة EX-OR هو -

المدخلات أ	المدخلات ب	المجموع
0	0	0
0	1	1
1	0	1
1	1	0

في الجدول أعلاه يمكننا أن نرى الناتج الإجمالي لبوابة EX-OR. عندما يكون أي من البتتين A و B هو 1 ، يصبح خرج البوابة 1. في الحالتين الأخريين عندما يكون كلا المدخلين 0 أو 1 ، تنتج بوابة Ex-OR 0 مخرجات. تعرف على المزيد حول بوابة EX-OR هنا.

2-المدخلات والبوابة:

توفر بوابة X-OR المبلغ فقط وغير قادرة على توفير بت حمل على 1 + 1 ، نحتاج إلى بوابة أخرى للحمل. و بوابة تناسب تماما في هذا التطبيق.

هذه هي الدائرة الأساسية لبوابة الإدخال AND. مثل بوابة EX-OR لها مدخلين. إذا قدمنا بت A و B في الإدخال ، فسوف ينتج عنه إخراج.

يعتمد الإخراج على جدول حقيقة البوابة AND -

المدخلات أ	المدخلات ب	إخراج الحمل
0	0	0
0	1	0
1	0	0
1	1	1

في ما سبق ، يظهر جدول الحقيقة الخاص بالبوابة AND حيث سينتج المخرجات فقط عندما يكون كلا المدخلين 1 ، وإلا فلن يوفر مخرجات إذا كان كلا المدخلين 0 أو أي من المدخلات هو 1. تعرف على المزيد حول AND Gate هنا.

دارة منطقية نصف آدمية:

لذلك يمكن إنشاء الدائرة المنطقية Half-Adder من خلال الجمع بين هذين البابين وتوفير نفس المدخلات في كلا البوابتين.

هذا هو بناء دارة Half-Adder ، حيث يمكننا أن نرى بوابتين مدمجتين ويتم توفير نفس المدخلات A و B في كلا البوابتين ونحصل على ناتج SUM عبر بوابة EX-OR وبت التنفيذ عبر البوابة AND.

في تعبير منطقي من دائرة نصف الأفعى is-

SUM = A XOR B (A + B) CARRY = A AND B (AB)

جدول الحقيقة لدائرة Half-Adder هو كما يلي-

المدخلات أ	المدخلات ب	SUM (XOR خارج)	حمل (وخرج)
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

عرض عملي لنصف الدائرة:

يمكننا جعل الدائرة حقيقية على اللوح لفهمها بوضوح. لهذا استخدمنا شريحتين XOR و AND مستخدمين على نطاق واسع من 74 سلسلة 74LS86 و 74LS08.

كلاهما بوابة المرحلية. 74LS86 لديها أربعة بوابات XOR داخل الشريحة و 74LS08 بها أربع بوابات وداخلها. هذان ICs متاحان على نطاق واسع وسوف نجعل دارة Half-Adder باستخدام هذين.

يوجد أدناه مخطط الدبوس لكل من المرحلتين:

مخطط الدائرة لاستخدام هذين المرحليين كدائرة نصف الأفعى-

قمنا ببناء الدائرة في اللوح ولاحظنا الإخراج.

في ما سبق مخطط الرسم البياني واحدة من بوابة XOR من 74LS86 يستخدم وأيضا واحدة من والبوابة من 74LS08 يستخدم . الدبوس 1 و 2 من 74LS86 هو مدخل البوابة والدبوس 3 هو خرج البوابة ، على الجانب الآخر من الدبوس 1 و 2 من 74LS08 هو مدخل البوابة AND والدبوس 3 هو خرج البوابة. يتم توصيل الدبوس رقم 7 لكلا المرحلتين بـ GND والدبوس ^{الرابع عشر} من كلا المرحلتين متصل بـ VCC. في حالتنا ، VCC هو 5 فولت. أضفنا اثنين من المصابيح لتحديد المخرجات. عندما يكون الناتج 1 ، سوف يتوهج مؤشر LED.

واضاف نحن التبديل DIP في الدائرة لتوفير المدخلات على البوابات، لبت 1 نحن نقدم 5V كمدخل ول 0 نحن نقدم GND من خلال 4.7K المقاوم. يستخدم المقاوم 4.7k لتوفير 0 مدخلات عندما يكون المفتاح في حالة إيقاف التشغيل.

الفيديو التوضيحي مُدرج أدناه.

تُستخدم دارة Half Adder لإضافة البتات والعمليات المنطقية المتعلقة بالإخراج في أجهزة الكمبيوتر. أيضًا ، له عيب كبير أنه لا يمكننا توفير بتة حمل في الدائرة بإدخال A و B. بسبب هذا القيد ، يتم إنشاء دائرة الأفعى الكاملة.